دینا فایل / راهنمای طراحی شماتیک قسمت فلش و حافظه برنامه ریزی Xilinx FPGA Spartan6
راهنمای طراحی شماتیک قسمت فلش و حافظه برنامه ریزی Xilinx FPGA Spartan6
در این کتابچه شما با طراحی شماتیک قسمت فلش و برنامه ریزی قطعات اسپارتان 6 شرکت Xilinx، نکات کشیدن شماتیک و مدهای مختلف برنامه ریزی آن آشنا می شوید.
بخشهایی از این کتابچه را مطالعه نمائید.
* در FPGA های Spartan-6 اطلاعات پیکربندی سفارشی‌شده را (سفارشی توسط طراح) در لچ های داخلی قطعه‌ای به نام SRAM ذخیره می‌کنند. تعداد بیت‌های پیکربندی بین 3 تا 33 مگابایت متغیر است و این حجم با توجه به سایز قطعه و نحوه و ابزار پیاده‌سازی طراحی کاربر، متغیر می‌باشد. فضای ذخیره اطلاعات فرار می‌باشد یعنی هنگامی‌که FPGA را روشن می‌کنیم باید توجه کنیم که اطلاعات مورداستفاده خود را دوباره بازیابی کنیم. همچنین در هر زمان می‌توان برای بازیابی اطلاعات به‌صورت دستی پین PROGRAM_B را با فشار دادن در حالت پایین قرار دارد (این کار، پین را در حالت 0 یا Low قرار می‌دهد.
* مراحل پیکربندی را می‌توان به ترتیب زیر ذکر کرد:
1: این مرحله نخستین می‌باشد که در این مرحله وضعیت Power-up نمایش داده می‌شود در این حالت یا Power-on، reset شده است و یا پین PROGRAM_B در حالت پایین (low) قرار گرفته است.
2: سپس کل حافظه پیکربندی پاک می‌شود.
3: از پین‌های حالت، نمونه‌برداری شده تا حالت پیکربندی FPGA مشخص گردد که در حالت Master یا Slave است، حالت سریال است یا موازی.
4: در این مرحله، بارگذاری اطلاعات پیکربندی ابتدا با مشخص شدن الگوی پهنای خط انتقال که از همگام‌سازی با کلمه رد شده به دست می‌آید شروع شده و سپس آماده بودن قطعه را از روی کد آن تشخیص داده (کد آماده بودن قطعه چک می‌شود) و در پایان به‌صورت چرخ‌وار تا تکمیل رشته بیت اطلاعات پیکربندی، همواره FPGA چک می‌شود (ویژگی CRC[1] )
5: حال نوبت آن است که در این مرحله وقایع سکانس‌های تعریفشده توسط کاربر شروع شود: ابتدا باید reset داخلی flip-flop ها آزاد شود (که به آن preset نیز گفته می‌شود)، سپس به‌صورت اختیاری می‌توان برای DCM ها و/یا قفل شدن PLL ها منتظر ماند، سپس پین‌های خروجی دریافت‌کننده فعال شده و در آخر پین DONE در وضعیت بالا (High) قرار می‌گیرد.
[1] - Cyclic Redundancy Check
66 صفحه
پی دی اف
fpga , configuration , spartan6 , spartan 6, پیکربندی , مدار fpga